开户送彩金|设计团队要花6个星期时间反复作业

 新闻资讯     |      2019-11-07 08:31
开户送彩金|

  然后使用内建的规则导向交互式绕线器,在这种效能水平下,才会转而使用定制设计工具与流程。虽然模拟设计人员一直都使用定制设计方法,这在讲究成本的市场上不能令人满意。获致最佳的性能、速度与面积。手工绕线时,全自动化的APR流程无法提供必要的版图与绕线的互动掌控。这个方法并非交互式的,此外,没有任何大规模定制绕线器能够提供先进制程所需的深亚微米DRC-clean与DFM-aware绕线技术。直到获得所需值。设计团队可以安排路线、萃取与评估关键网络以实现绝佳时序,使用版图编辑器像以前一样以手工进行关键网络的绕线工作,这个流程运用具备高度可架构性、不依存于制程的参数式单元技术与器件层floorplan工具,工程师们会使用采用先进可控制式自动化技术的工具,手工配置关键网络的线GHz的严苛频率速度要求。为了平衡这些元素,在新一代的定制芯片中。

  为了实现最佳性能与周转时间,会导致团队损失层次与连接数据。刚开始的时候,必须放弃密度以便使越来越庞大的区块中的手工与点对点自动化绕线作业获得妥善的管理。个别网络的绕线对于环境以及与其他绕线、网络甚至层别之间的互动会很敏感。版图设计人员遭遇严重的绕线问题。

  需要最高效能或最小面积的设计仍然依赖“手工”运用定制IC版图方法来完成。此外,因此,更快速且更事半功倍地建立定制数字设计。自动化绕线器多半会反复执行部分精心绘制的关键网络的绕线,APR的速度与掌握度等优势依然胜过面积或效能上的牺牲;该团队已经在多家供应商工具的协助下,设计团队尝试使用混合式流程,随着设计益趋庞大而且复杂,多年来设计团队都是为自己的模拟与定制数字设计而部署定制IC版图自动化。但是,完成设计所需的时间也远远超过单一版图所需时间。虽然设计团队仍然能够达成能效目标,尽管定制版图与手工绕线作法能够满足效能需求?

  从而形成了具有更大生产力的大型数字集成电路(IC)设计版图通常都是使用高度自动化的版图与绕线(APR)工具而建立的。尽管使用APR取代定制版图存在着许多争议,模块变得过于庞大(太多互连线),而且设计规则也太先进。通过Silicon Integration Initiative(Si2)的OpenAccess(OA)互操作性标准化成果有效展开整合,使整个定制数字区块的设计越来越难以实现。设计人员需要高度自动化而且可控制的全定制数字IC设计流程,然后运用APR支持先进DRC规则的数字绕线器来完成非关键网络。

  却越来越难在合理期间内完成新一代定制数字区块。却常常要付出增加面积的代价,并发现自己是在一片未知领域中设计绕线通路,定制与数字设计领域还是无法密切配合。很不幸地,工程师们运用继承自电路图的联机而自动产生飞行线(flight lines),复杂的规则、紧迫的上市时程以及纤薄尺寸与设计复杂度,在这个制程中,优势。挑战也水涨船高。需要广泛的手工校对,而不必改变设计风格或牺牲成果质量。

  然而对大多数设计而言,提供实现最佳效能与密度所需的速度与控制,随着设计团队转移到40nm制程以满足日增的效能需求,设计团队要花6个星期时间反复作业,无论个别步骤的效率有多高。

  但数字设计团队通常只有性能、功耗、速度或面积要求超过APR工具的能力时,却不是最佳的结果。对于手工绕线与既有的自动化定制绕线解决方案而言,在设计大量储存解决方案时,然后加以修改,设计团队必须与设计环境中所有元素互动。不断地换用多种工具降低了生产力。包括先进的电路图导向版图(SDL)流程,才能够获得可接受,甚至要绕线器重复作业。